基于均匀DFT滤波器组的数字分路算法是一种有效实现多载波信号频分分路的技术。近年来,随着微电子技术的发展和FPGA日益广泛的应用,基于FPGA实现数字分路算法已经成为一个备受关注的课题。然而在时钟频率较高情况下的数字分路技术的实现依然是一个难题。本文在深入研究数字分路算法的两种实现结构(多相滤波结构和加权叠接-相加结构)的基础上,完成了一组32路载波信号数字分路算法的多相滤波结构和加权叠接-相加结构的FPGA设计并用一片FPGA芯片分别实现了其功能,时钟速率为100MHz。本文的主要成果有:1.深入研究了数字分路算法的两种实现结构:多相滤波结构和加权叠接-相加结构。根据算法原理,用MATLAB编写了实现这两种结构的数字分路算法的浮点程序,并通过MATLAB仿真验证了结果的正确;2.基于FPGA设计了实现这两种结构数字分路算法的方案,从各方面比较了这两种方案的优劣,并编写了MATLAB的定点仿真程序以验证源代码的正确性;3.用VHDL编写源代码分别实现了多相滤波结构的数字分路算法和加权叠接-相加结构的数字分路算法;4.在完成设计之后,进行了功能仿真和时序仿真,最后在硬件平台上调试程序,正确地输出了结果。