随着半导体尺寸工艺的提升,越来越多的IP核(Intellectual Property core)集成到单一芯片中,芯片内部的互连通信也成为了一大挑战。基于包交换的片上网络通信架构有着高可扩展性、并行性等优势,是解决未来片上系统设计中内部通信问题的选择。然而,高度集成的芯片同时增加了片上网络中不同组件(如物理链接、路由器等)的故障率。片上网络中的某条物理链接或路由器发生故障会阻断IP核间的通信,从而导致整个芯片失效。因此,片上网络可靠性成为保证芯片内部正常通信的关键,研究可容错的片上网络对提高片上网络的可靠性有着重要意义。片上网络包括规则拓扑和不规则拓扑两种,相比于规则拓扑,不规则的拓扑主要应用于专用芯片,有着面积和功耗等优势。本论文设计了一种多容错的专用片上网络拓扑综合方法,其主要贡献如下:(1)物理链接多故障容错拓扑生成方法。对于用户定义的最大容错数K(≥1),本方法给出了可容许片上网络中最多K个物理链接故障的拓扑生成方法,其将IP核映射和路径分配两个子问题整合到同一个整数线性规划模型中同时求解,可以改善解的质量。该方法采用所有IP核间通信需求同时求解的方法。实验结果表明:a)与FTTG算法相比,功耗平均降低了 10.58%,平均跳数平均降低了6.25%,体现了同时求解IP核映射和路径分配两个子问题方法的全局最优性;b)与DBG算法相比,功耗平均降低了 21.72%,平均跳数平均降低了 9.35%,体现了整数线性规划算法寻找最优解的有效性;c)相比非容错拓扑,K=1、K=2和K=3容错拓扑功耗平均各增加了 11.9%、23.8%和52.1%,表明可容错拓扑的功耗随着K值的增加而增加。(2)路由器多故障容错拓扑生成方法。对于用户定义的最大容错数K(≥1),本文给出了一种可容许专用片上网络中最多存在K个物理链接或路由器故障的拓扑生成方法。针对给定的IP核间通信需求以及IP核和路由器的位置信息,本文利用基于最小费用最大流算法来建立IP核和路由器之间的物理链接;然后使用基于整数线性规划的算法依次为每个IP核间的通信需求分配K+ 1条路由器不相交的路径。对于规模较大的核间通信图,本文需要采取对通信流依次分配的方法。实验结果表明:与非容错拓扑相比,K=1、K=2和K=3容错拓扑功耗平均各增加了 94.3%、192.0%和307.2%,表明路由器故障容错拓扑的功耗随着K值的增长呈现相应倍数的增长。(3)基于最大团的路由器冗余端口共享方法。针对多容错拓扑中路由器上IP核端口过多导致路由器尺寸过大的问题,提出了端口共享方法。首先,本文阐述了在满足多容错的性质时可进行端口共享的条件;其次,给出了一种基于最大团的启发式算法共享路由器的冗余端口,降低路由器的尺寸,进而降低功耗。实验结果表明:(1)相比非端口共享拓扑,端口共享拓扑在K=1、K =2和K=3容错情况下功耗平均各降低27.25%、36.83%和39.81%;(2)相比非容错拓扑,考虑端口共享的容错拓扑在K =1、K =2和K=3容错情况下功耗平均各增加了 41.70%、85.15%和146.53%,也证明了端口共享方法的有效性。本文给出的可容错专用片上网络拓扑综合方法可整合到EDA工具中,用于片上可容错互连通信网络拓扑的生成。