论文部分内容阅读
现今信息化社会很大程度上归功于集成电路的快速发展。集成电路自诞生到如今单片集成上百亿个晶体管,其制造技术和设计方法都发生了很大改变,集成电路的制造工艺节点己接近原子尺寸。光刻和化学机械抛光(CMP)等先进制造工艺都表现出对芯片版图的依赖,从而易造成关键尺寸的偏差,而这些偏差最终会影响到电路的整体性能和成品率。工艺偏差和芯片可制造性己经成为制约集成电路性能和成品率的关键因素。冗余金属填充技术属于新一代的设计方法学,是可制造性设计和成品率驱动的设计方法中的重要技术。针对光刻和CMP产生的工艺偏差,通过冗余金属填充的方式,可改善芯片互连线的密度分布,从而减小由于工艺偏差引起的互连线尺寸的损失。同时在14nm及以下工艺中,光刻工艺已达到了工程极限。为了得到更小尺寸的线宽,必须对互连线采用双曝光工艺技术,而这种双曝光工艺对冗余金属填充技术也提出了更高的要求。所以本论文主要针对在双曝光工艺下(即14nm工艺中)冗余金属填充的物理实现。首先,在不修改原版图的前提下,兼顾版图图形密度、密度梯度和冗余金属填充率等,提出同时满足光刻和CMP工艺需求的冗余金属填充方式,即通过对填充区域的区分,对不同的填充区域设计不同的冗余图形。版图的密度梯度对芯片可制造性的影响在先进工艺中越来越突出,但是传统填充方式只能在满足条件的地方尽量多的填充,并没有考虑密度梯度的问题。本论文从对冗余金属图形设计到填充条件约束设计着手,通过DFM smart fill工具优化填充条件,保证了在冗余金属填充过程中同时考虑密度约束和梯度约束两方面的问题,成功的把金属图形密度控制在20%~80%的范围,同时相邻窗口密度梯度不超过40%。同时针对14nm双曝光技术的先进制程,不仅需要满足CMP工艺的要求,也需要满足双曝光工艺的特点,即所有的冗余金属图形需要均匀的被拆分到两张不同的掩膜版上。本文通过使用DFM smart fill系统设置不同的输出条件,成功的将冗余图形均匀拆分到不同的掩膜版上,使每张掩膜版的冗余图形占总图形个数的50%。其次,建立CMP模型,通过CMP模型验证的方式验证冗余图形填充的实际效果,仿真冗余金属填充后的芯片平坦度和金属厚度符合生产实际需求。大大减小了传统方式通过晶圆验证的时间成本和流片成本,从而减少了芯片流片的总时间。