数字序列图像压缩编码是海量数字图像存储、传输等应用的基础。由于小波变换具有多分辨率特性,因此特别适于图像压缩编码。然而小波变换编码需要大量的数据操作,实时编码必须通过硬件实现。另外使用专用集成电路实现编码系统,编码器将具有面积小和功耗低等优点。研究适合硬件实现的小波图像编码算法,设计小波图像编码专用芯片已经成为小波图像编码应用的关键技术。本文对小波变换图像编码算法和它们的VLSI结构进行了研究。本文的研究包括了小波变换的提升格式和小波系数零树编码的硬件实现,以及序列图像的可变宏块运动估计硬件实现算法。为验证小波图像编码硬件算法,编写了所有硬件结构的VerilogHDL模型,并设计了一种基于FPGA的图像压缩编码实验硬件系统,对算法进行了FPGA验证。以下是本文的三个创新性成果:1)设计了一种并行阵列式二维离散小波变换(DWT)提升格式的硬件结构。小波变换选择了LS9/7双正交小波滤波器,根据这种小波滤波器,设计了分离的小波行变换和列变换的硬件结构。采用行缓冲存储器阵列,实现了图像并行二维小波变换。提升格式的乘法使用了CSD固定系数乘法,设计了树结构定点移位乘法器,显著降低了乘法器消耗的逻辑门资源。提升结构优化使用了多级流水线结构,以便加快变换速度,提高硬件利用率。2)在小波系数编码研究中,提出了一种适于硬件实现的快速无链表SPIHT零树编码算法FNLS,并给出了这种算法的硬件实现。与最初的SPIHT算法相比,这种算法使用两个标志阵列代替了原始算法的三个链表结构,显著降低了对存储器容量的需求,合并了非显著系数扫描过程和精细化过程,简化了扫描过程。本文设计了FNLS算法的硬件结构,实现了从零树分裂出来的待编码系数和零树集合的并行编码,提高了零树编码系统速度。3)小波序列图像运动估计技术研究中,提出了一种可变宏块运动估计方法,并设计了相应的硬件结构。这种运动估计方法,先搜索子宏块的运动矢量,然后对子宏块根据相邻宏块运动矢量的相似性进行合并。运动矢量搜索采用局部全搜索策略,子宏块运动估计采用了并行阵列式硬件结构,同时使用16个处理单元搜索一个宏块内16个子宏块的运动矢量,提高了运动矢量搜索速度。