随着半导体工艺的发展和设计水平的提高,芯片设计业进入了系统级芯片时代,大量地运用预先设计好的标准IP模块来构建SOC芯片的方法逐渐成为系统设计的主流。如此规模巨大的大规模集成电路和大规模的内嵌IP核,使芯片制造故障也会随之提高,这就对系统芯片测试提出了更高的要求。一方面需要更加精准的时序控制,另一方面还需要花费更长的芯片测试时间,这都会导致测试成本的提高。当前SOC芯片内部大量地采用IP核,由于IP的使用、授权、保护等限制措施也会给测试带来更多的挑战,使得SOC中复用IP核的测试成为限制IC设计发展的瓶颈问题。本文在深入研究数字系统测试生成理论及测试数据压缩技术的基础上,以ISCAS 85和89系列电路中C6288和S344等为IP核,利用PODEM测试生成算法得到C6288的测试向量;利用Golomb编码的测试数据压缩技术对C6288的测试向量进行压缩得到压缩后的测试码。在此基础上提出了基于IEEE P1500标准测试壳的设计理论为基础,实现由IP核的测试信息到SOC测试信息的转换的“向量映射”算法,进而得到SOC测试的有效测试向量,并以ISCAS89基准电路中的S344电路为例进行了详细的讲述。最后实现了基于FPGA技术的测试平台及仿真测试模型的设计,通过TAP主控制器的逻辑控制,实现了对C6288测试激励与响应压缩数据的验证。从仿真和实际测试的结果来看:测试方法正确,测试系统的软硬件设计达到了预定的设计目标,各项指标基本符合嵌入式核测试复用的各项要求。只要加以改进,就可以达到实用化的程度。