论文部分内容阅读
现场可编程门阵列(FPGA)以其独特的可重构技术，以及低成本低风险等优势在过去的20年中迅速成为超大规模集成电路的重要器件之一，并逐步侵占专用集成电路(ASIC)的市场。决定FPGA独特性能的一个至关重要的部分就是FPGA的结构，它对最后生成器件的速度，面积，功耗都有非常重大的影响。而在整个FPGA结构的设计中，可编程互连资源因其占到了整个芯片60％～70％的面积和延时而成为FPGA结构设计的重中之重。 国外的FPGA芯片设计技术已经日趋成熟，尤其是Xilinx和Altera两大FPGA供应厂商，但是我国的FPGA芯片设计技术却相对落后。本文总结了国内外FPGA互连资源的研究现状，围绕我国具有自主知识产权的FPGA芯片的互连结构的设计实现展开，并且提出了一种基于折线的新型FPGA互连资源架构。 首先根据FPGA互连资源原理在可编程开关的设计上作了有益的探讨:提出了MUX+Buffer的新型可编程互连开关结构，使得互连线的延迟能够有效地预测，同时给出了一种新型的MUX编码方法，其面积延时积减少了11％，带上拉的Buffer结构使延迟减少了7％。 然后将这两种设计方法应用到实际芯片当中，结合分组扭线，终端悬线互补对接等原理设计实现了FDP2009的可编程互连资源，并通过全定制的方法用0.18um工艺流片实现。芯片为32×48的逻辑阵列，包含3072个可编程逻辑单元，单倍线，6倍线，长线三种互连线，每个水平和竖直通道各包含102根互连线，另外还有IO互连，块RAM互连，时钟网络等专用互连线。结合项目组自主研发的CAD设计软件FDE对实际芯片的各种可编程互连资源进行了软硬件协同测试，测试结果表明，FDP2009的可编程互连资源的测试结果与仿真结果一致，其设计功能完全正确。 最后在总结了FDP2009可编程互连资源设计的基础之上，为进一步节省面积，提升互连速度，提出了一种基于折线的新型互连架构。这种架构打破了传统互连资源设计基于水平和竖直通道的概念，充分利用了折线的转角功能。在通用布局布线工具VPR中对这种互连架构进行建模，结果显示这种新型的互连架构平均能减少关键路径延迟12.5％，减少面积5.6％，减少静态功耗16.7％。