论文部分内容阅读
低密度奇偶校验（Low Density Parity Check, LDPC）码的性能非常良好，具有译码性能逼近香农限、译码复杂度低、具有极强的纠错与检错能力、吞吐率大、硬件实现简单灵活等优点，因此成为当今信道编码领域的研究热点，被广泛应用于各种通信广播领域。目前现代移动通信的应用需要移动终端满足低功耗的特性要求，所以无论是从译码算法和硬件实现的角度来说，研究低功耗LDPC解码器具有重要的现实意义和广阔的应用前景。现阶段的半导体产业中，随着集成电路设计进入深亚微米工艺阶段，低功耗设计成为了集成电路设计的一个重要方向。主流的同步电路设计在如何实现低功耗、提高芯片性能、提高抗干扰能力等方面，面临着巨大的挑战。异步电路逐渐被人们证明在上述众多方面都具有同步电路所不具备的潜在优势，特别是在降低功耗上面。因此，本文基于异步电路的设计方法，研究并实现了低功耗的异步LDPC解码器。全文的研究工作包括以下几个部分：1.针对现有的异步电路设计方法和EDA设计工具，提出低功耗的异步LDPC解码器的设计流程，并在控制通路和数据通路分离设计方法的基础上，提出控制通路和数据通路的混合连接的方式。整个设计流程将LDPC解码器的控制通路和数据通路划分，控制通路根据握手协议，使用相应的握手元件进行单独设计；数据通路则采用同步/异步混合的功能单元模块，然后在控制电路和数据通路之间接入匹配好的延时电路。这种混合连接的设计方法既避免了简单连接要求延时单元很精确从而使得调试电路复杂化的问题，也简化了定制连接需要完整定制设计异步数据通路的过程。2.对异步LDPC解码器控制通路的关键模块进行设计。通过验证四种不同结构形式的C单元，选择低功耗的对称结构C单元，设计出相应的set-C单元，与反相器组成全耦合锁存控制器，最后在四相捆绑数据协议下实现异步流水线。3.对异步LDPC解码器数据通路的关键模块进行设计，主要是针对加法器、比较器和数据选择器。首先采用进位位双轨编码、求和位单轨编码，结合动态逻辑电路，设计异步超前进位加法器；根据输入数据的统计特性，设计动态和静态结构的提前终止比较器，在首个不相等的数位得到结果并“提前终止”运算；最后设计异步数据选择器，优化了关键单元之间的连接，减少毛刺和冗余运算，进而减少功耗。4.在中芯国际0.18μm CMOS工艺下实现同步和异步两种LDPC解码器，并在1.8V的供电电压、25℃的条件下进行仿真，结果表明，异步设计相比于同步设计降低了16.33%的功耗，验证了本文设计的异步LDPC解码器的低功耗特性。总的来说，本文根据对异步电路设计潜在的功耗性能优势，从研究异步低功耗的设计流程和相应的技术出发，采用异步技术设计LDPC解码器控制通路和数据通路的关键模块，并实现异步LDPC解码器，达到低功耗的要求。