论文部分内容阅读
以金属氧化物半导体晶体管(MOS)为核心器件的互补式金属氧化物半导体晶体管(CMOS)工艺在现在的集成电路工艺中处于主流地位,现在的集成电路产品有80%以上是用CMOS工艺设计并制造的。现在的CMOS工艺已经发展到了亚微米时代,深亚微米时代甚至今天的纳米时代。而在CMOS工艺的亚微米时代及深亚微米时代,在集成电路产品的具体电路设计应用中,我们除需要考虑金属氧化物半导体器件(MOS)的阈值电压,饱和驱动电流和漏电流之外,还要考虑一个关键的限制因素:金属氧化物半导体晶体管的漏极击穿电压。而通常漏极击穿电压也因为栅极电压对其击穿电压有非常大的影响而被称为栅控漏极击穿电压。因此在集成电路产品的具体电路设计应用中,我们在保证金属氧化物半导体晶体管器件的阈值电压、饱和驱动电流和漏电流符合要求的同时,还需要根据实际需求来设计具有不同的漏极击穿电压的金属氧化物半导体晶体管。例如,集成电路外围的输入/输出信号衬垫静电(ESD)保护电路和电源输入静电(ESD)保护电路就需要我们设计一个具有适中的漏极击穿电压的金属氧化物半导体晶体管(MOS)器件来保证ESD保护电路能够在适当的时机能被及时并且均一地激发,从而达到保护集成电路产品内部核心电路构成器件的目的;而像闪存(Flash)这类集成电路成品,这类产品的内部基本单元的擦写操作通常需要用10V以上的高压,这就需要我们设计一个具有很高的漏极击穿电压的金属氧化物半导体晶体管器件来实现这种外围擦写电路。所以我们在正确地理解金属氧化物半导体晶体管器件的漏极击穿机制的基础上,如何设计一个具有合适的漏极击穿电压的金属氧化物半导体晶体管器件来满足实际电路的应用需求就显得非常重要。本论文针对我们公司的某个集成电路(Flash)产品的实际电路中需要用到漏极击穿电压为-12V的高压PMOS的应用需求,重点讲述了在现行的源漏轻掺杂扩散结构中的三种漏极击穿机制及其界定方法,并且实现了一种可以在工业上大批量生产中应用的提升漏极击穿电压的工艺改进方法:通过增加源漏轻掺杂扩散离子注入剂量,改变离子注入的角度并取消离子注入后快速热处理来提升器件的漏极击穿电压,并分析了其机制。另外,本论文还研究了工艺改进对的高压器件的其他电性性能的影响,最后本论文还重新评估了工艺改进后该高压PMOS器件的可靠性。