在现代通信应用以及雷达应用中,采样系统是实现模拟信号向数字信号转换的关键部分。随着采样系统的采样率与输入信号频率的不断提高,抖动噪声的影响突显出来。在高速采样系统中抖动噪声提高了模数转换器中的噪底,致使采样系统输出信噪比变小,限制了许多数字接收机的动态范围。因此对高速采样系统中抖动噪声的深入研究具有重要的意义。本文的主要研究内容和工作如下:首先,对模数转换器的基本原理与主要性能指标进行了介绍,并分析了采样系统中存在的不同噪声情况与噪声特性。在论述抖动的产生、定义与分类等相关基本理论的基础上,分别建立了抖动与抖动噪声的分析模型。其次,为了确定高速采样系统中抖动时间的大小,对利用相位噪声确定抖动的方法进行改进,并论述了通过测试高速采样系统输出信噪比确定系统总抖动时间的方法。确定抖动大小后,进一步研究其对高速采样系统输出信噪比的影响,并将系统中不同噪声对输出信噪比的限制情况进行对比。最后,根据上述理论基础,本课题设计制作了基于FPGA的高速采样系统,对相关理论进行验证性实验。通过实验分析,验证了两种确定抖动方法的准确性;得到了实际高速采样中不同噪声对系统输出信噪比的限制情况;提出了可以通过理论研究绘制不同噪声对系统输出信噪比影响曲线,预测高速采样系统所能达到的输出信噪比指标;还提出了高速采样系统中相关器件选择建议与相关参数的制定方法。