论文部分内容阅读
能量受限，如何降低节点功耗，是无线传感器网络需要解决的首要问题。论文主要研究了节点无线通信模块中基带处理器的典型单元Viterbi译码器和DS／BPSK扩频电路的低功耗设计：对(3，1，9)Viterbi译码器各子单元分别提出了具有针对性的低功耗设计方法：在设计BMU时，提出根据各分支预编码的对称性，可以节约大概80％的硬件开销；在设计ACSU时，提出采用预计算方法，可以将输入对电路开关活动性的影响降低12.5％以上；在设计PMU时，针对混合结构的原位更新方式，提出采用状态映射地址SMA，来实现新状态在下一轮加比选运算中和存储单元物理地址PA的对应，并通过标识最高位的方法，来减少SMA更新引起的功耗，相比于乒乓方式，功耗可节约46％左右；在设计SMU时，提出通过引入指针，标识最高位以及设置终止信号的方式，可以有效阻止无用寄存器的更新，和传统RE结构相比，可降低约30％的电路功耗。由于现有扩频芯片并不适合无线传感器网络工作的特点，而前几代节点端机分别采用DSP或FPGA来实现DS／BPSK技术，这势必会引起较大的功耗，未来节点发展的趋势是SoC，基于此，我们拟研制系列专用于传感器节点的协议芯片，论文中设计实现的国内首颗传感器节点DS／BPSK扩频芯片就是其中之一，该芯片采用TSMC 0.25μm CMOS工艺，芯片面积约2×2.2 mm~2，在3.3V电源电压，输入时钟58.5MHz条件下，工作电流约6mA，和原来的DSP及FPGA实现方式相比，功耗得到明显降低。针对测得DS／BPSK芯片毛刺功耗较高的情况，论文对电路毛刺产生和传播的原因进行了分析，对抑制RTL级电路控制信号和数据信号毛刺的技术，以及寄存器门控时钟的方法进行了研究，提出采用基于静态CMOS逻辑的栅控方式，来对DS／BPSK扩频芯片非关键路径上频繁出现毛刺的单元进行改进。论文工作源自中科院知识创新项目CDMA无线传感器网络，相应成果有助于促进节点向微型化、低功耗方向发展，在实用性方面，具有一定的参考价值。