近年来,随着RFID技术的发展,日趋成熟的RFID应用市场对读写设备提出了更高的期望。采用分立器件的传统RFID读写设备无法完全满足市场的需求,单片集成的CMOS UHF RFID读写芯片以其低成本、低功耗、高性能和利于模块化集成等诸多优点,吸引了越来越多的研究关注。特别是在EPC理念的推动下,应用RFID技术的产品将会迅速渗入人们的日常生活。由于单片阅读器研究难点多,片上集成存在诸多困难,目前尚未有非常成熟的单片UHF RFID Reader产品面市。本文就单片CMOS UHF RFID阅读器芯片中的关键模块——低噪声频率综合器(Low Phase Noise Frequency Synthesizer)的设计进行了研究。在充分的文献调研基础上,本文取得了以下成果:1)分析了UHF RFID阅读器的直接变频零中频系统。根据EPC Global Class 1Generation 2协议标准,给出频率综合器性能的设计指标要求,选定电荷泵锁相环作为频率综合器设计结构,并给出了具体参数选择方案。2)以噪声性能为优先考虑,设计了包括压控振荡器,注入锁定式二分频器,ΔΣ控制器,鉴频鉴相器,电荷泵和环路滤波器的锁相环系统电路。3)总结了射频版图设计过程中应考虑的各种因素,根据低噪声的设计标准,给出了频率综合器系统的全局版图分布方案,并采用高阻衬底隔离技术进一步降低衬底噪声馈通效应。4)基于IBM0.18μm RF/MM CMOS工艺,完成了电路、版图设计,并流片。测试结果显示,频率综合器输出信号的相位噪声性能达到了-125.26dBc/Hz@1MHz,符合协议要求。