现代无线通信技术的不断发展,一个移动终端满足多种通信标准成为了新的需求。支持多模式、多频段、多标准的移动终端需要不断进行研究和发展。频率综合器是无线收发机的核心模块,对整个收发机的性能影响至关重要,并且随着第五代移动通信(5G)技术被提上日程,有必要对多模多频频率综合器进行进一步的研究和改善,使其能满足新的要求。小数分频器则是频率器中的关键模块,本文将对CMOS工艺下的小数分频器进行研究设计。本文将会介绍频率综合器的组成模块以及每个模块的工作原理。在此基础上,提出对小数分频器的一些改进。本文的小数分频器主要包含三部分。第一是高速二分频器,用来实现二分频同时产生四相本振信号。第二是0.5步进可编程分频器,它又由一个四分频器、相位切换电路和高速2/3分频器链组成。信号经过四分频器后将产生八路相位差45°的信号,相位切换电路会根据外部信号选择其中一路从而完成相位切换功能。高速2/3分频器链是由5级2/3分频器级联而成,并通过逻辑扩展电路进行了分频比扩展,能够满足50～500的分频比范围要求。第三则是本文重点研究并提出改进的△-∑数字调制器,采用了改进的MASH 1-1-1结构,能够极大增加输出序列长度,并且该输出序列长度不受初始状态以及外部输入值影响,从而减小小数杂散。该小数分频器基于TSMC 0.18μm CMOS工艺,整个小数分频器版图面积是1.01mm*0.55mm。后仿真结果表明,小数分频器工作频率范围0.8～10.2GHz,分频范围25-504,工作总电流9.7mA,满足设计指标。