本文研究探讨了低功耗、高精度(>12bit)的宽带连续时间型ΣΔA/D调制器体系结构的设计技术。采用冲激不变法把z域环路滤波器变换到s域,结合电路级的设计要求提出了环路滤波器中积分器增益因子的优化方法,并对连续时间型ΣΔA/D调制器设计中的非理想因素进行系统级建模和仿真。基于低功耗设计考虑,调制器采用有源-无源混合型环路滤波器,并通过离散时间微分技术移除信号求和模块。在多比特反馈DAC的设计中采用了数据轮转算法,使得其失配误差平均化,谐波能量降低。设计实例实现了一个5阶3比特连续时间型ΣΔ调制器,采用SMIC0.18-μm1 P6M标准CMOS工艺验证。芯片工作在1.8V电源电压和128 MHz时钟频率,在1 MHz的信号带宽内,调制器的动态范围为84 dB,峰值SNR和SNDR分别为80 dB和78 dB,功耗为9 mW。测试结果验证了设计技术和建模方法。最后,针对低功耗的要求进行了进一步的实践：在内部量化器中采用非平衡结构的比较器替代传统结构的闪存模数转换器,以去除为了得到量化电平而引入的电阻串,降低了20%的静态功耗。