随着总线技术的不断发展,传统并行总线遇到了结构和性能上的瓶颈。第三代串行总线PCI Express应运而生,以其高性价比和较强的灵活性迅速得到市场用户的青睐以及相关研究人员的重视。数据链路层(DLL)作为事务层和物理层的中间层,主要任务是保障数据可靠传输和完整性检测,在PCIe总线研究中有一定的价值和意义。本文对于PCI Express2.0标准中的数据链路层进行了深入研究,基于FPGA成功实现了DLL的主要功能。论文首先介绍了国内外研究现状和PCI Express总线的分层结构,描述了通信机制、信息包、CRC校验和传输方式等基本概念,然后重点分析了DLL的结构功能和实现原理。采用自顶向下的设计方法,对数据链路层进行了模块划分和结构设计。用Verilog硬件描述语言完成了发送端、接收端、链路管理和电源管理等关键模块的RTL级设计。最后对设计延时进行了归纳分析,并指出了设计存在的问题和研究的进一步方向。用Modelsim软件完成了模块和系统的功能仿真,并给出了相应的仿真结果。利用ISE软件进行了设计综合、布局布线以及静态时序分析,并给出了RTL级视图和逻辑资源使用情况。基于Xilinx公司Virtex-7系列FPGA进行硬件调试和板级验证,优化高速串行收发器参数,实现了单通道DLL的串行自环回测试。功能仿真和FPGA验证结果表明,设计完成了PCI Express2.0数据链路层的关键模块,逻辑功能基本正确。