论文部分内容阅读
高压晶体管因结构复杂，难以做成参数化单元(P-Cell)集成在IC设计环境中，严重阻碍了功率集成电路设计效率的提高。高压晶体管版图由多达近二十个图层组成，各图层严格按照设计规则与器件规则尺寸要求排布，要保证其随参数改变进行正确地变化，非常困难。而且繁多的图层与大量的规则尺寸定义极易造成程序的凌乱，影响P-Cell后期的维护与改进。通过分析高压晶体管的结构特点，找出高压晶体管各图层间的位置与尺寸关系规律，并结合开发P-Cell的环境特点，总结出三种有效地开发高压晶体管P-Cell的方法，包括镜像法、模块法和顺接法。镜像法程序内部计算复杂，但结构简单。采用镜像法成功地开发出0.35微米BCD工艺下高压器件Va(15V)_Vd(15V)_LDNMOS、Vg(5V)_Vd(15V)_LDNMOS和Vg(15V)_Vd(15V)_LDPMOS的P-Cell，提高了BCD工艺功率集成电路设计的效率。模块法程序结构复杂，但内部计算简单。顺接法用于开发源漏对称的高压晶体管，充分利用其结构的对称性，大大简化程序结构与计算。模块法和顺接法成功地开发出0.5微米SOI工艺下高压器件20V HV LDNMOS、20V HV LDPMOS、20V HV Symmetry NMOS和20V HV Symmetry PMOS的P-Cell，大大提高了该工艺高压器件的开发效率。
晶体管匹配结构的难于实现是限制功率模拟集成电路设计效率的另一个重要因素。传统的版图绘制过程中，常常会因晶体管尺寸的修改，而打破已经精心排布好的金属布局，需要重新进行对称布局，费时费力且容易出错。晶体管匹配结构P-Cell的开发，将大大提高版图绘制效率。本文根据匹配结构特点，设计出AB型与ABBA型晶体管匹配结构的P-Cell，并成功应用于0.35微米BCD工艺下LVMOS的匹配晶体管结构P-Cell开发，提高了该工艺模拟集成电路设计的效率。