论文部分内容阅读
高动态范围图像(High-Dynamic Range Image)简称HDRI,相比普通图像,其能够保存更高的动态范围,图像层次更加分明,细节更加丰富,可以全面的展示真实场景。如今在汽车视觉,监控安防,特别是卫星遥感等对图像质量要求严格的场合,高动态图像技术已经得到了广泛的应用。但是,为了能够保存更高的动态范围,高动态范围图像单个像素占用存储空间较大,这对图像的传输和显示技术提出了更高的要求。传统的数字图像显示器只能正常显示单个像素占8bit的图像,而高动态图像单个像素最高可达32bit,直接对动态范围采用线性压缩显示效果差,难以满足要求较高场合的需求。为了达到更好的显示效果,通常需要使用特定的动态范围压缩算法对HDR图像进行压缩。目前比较主流的高动态图像压缩算法需要运行在基于CPU的PC平台上,不能适应于类似航空航天、安防监控等对功耗、便携性以及实时性要求高的场合。针对这一问题,本设计借助FPGA器件,设计了一种HDR图像压缩专用硬件架构,在实现HDR图像动态范围压缩功能的同时,弥补软件压缩算法的不足。本文基于色调误差约束最大熵高动态图像压缩算法,使用Verilog-HDL硬件电路设计语言,结合流水线设计思想,设计了一种HDR图像动态范围压缩专用硬件架构。该架构采用查找表、近似计算以及存储映射等方法在运算、存储以及并行度三个方面对色调误差约束最大熵算法进行了深度硬件优化加速,弥补了其时实性低,依赖高功耗平台等缺点。另外,还提出一种基于RAM的存储器映射框架,用于存储算法运算过程中产生的大量中间结果,解决了单个RAM读写能力不足、多个RAM同时读写时数据冲突以及二维矩阵存储映射的问题,大幅提高了算法的并行程度。最后本文选用赛灵思公司研发的VIRTEX-6系列FPGA芯片,集成USB2.0、JTAG等多种数据传输接口,设计了一套包含上位机控制及显示的通用图像处理硬件架构验证系统,验证了本硬件架构的可行性。最后,本文从多个方面对结果进行对比以及分析评估。结果表明,本架构在满足低功耗、高便携度以及高实时性等要求的同时,有效减少了算法处理精度的损失。