论文部分内容阅读
VHDL是美国所确认的国家工业标准,现在已在世界上许多国家和地区获得迅速的推广和应用。VHDL能形式化地抽象表示电路的结构及行为,支持逻辑设计中层次与领域的描述。VHDL借用了高级语言的精巧结构来简化电路描述,具有电路模拟与验证机制,能够保证设计的正确性,支持电路描述由高层向低层的综合变换,便于文档管理,易于理解和设计重用。因此将VHDL语言作为高级综合的输入描述可以把它作为工业标准的优点与高级综合的自身优点结合起来,其意义十分明显。 同传统高级语言的编译系统一样,VHDL语言的编译系统具有重要的地位,它的质量对于整个高级综合与混合模拟系统的实现与性能有重要的影响。然而,在几乎所有的关于集成电路高级综合理论研究中,对于编译系统中VHDL语言词法分析及语法分析具体实现的讲解都不是很详细,这些又恰恰是影响整个编译系统编译质量好坏的关键技术。所以有必要对它们进行深入细致的研究。也正是因为介绍这方面的资料不多,在前期调研中,每一点进步都需要花费巨大的心血和精力。 本论文的重点是对VHDL编译系统中VHDL语言算法级子集抽取、词法分析器及语法分析器具体编写过程的深入研究。这几点是VHDL编译系统设计中最重要的几点。 本文首先对数字系统设计及高层次综合做了一个整体阐述。简单介绍了编译原理及编译程序结构,还有VHDL语言历史概述及语法介绍。目的是使读者对VHDL编译系统有一个快速而全面的了解。