不断追求更高的通信速率是通信系统发展的永恒主题。正交幅度调制(Quadrature Amplitude Modulation,QAM)由于具有较高的频谱利用率和较强的抗噪性能等特点,在高码率通信系统设计和应用中得到了广泛的应用。论文围绕基于QAM的全数字接收机在高解调码率下的均衡模块开展研究。均衡技术主要用于对抗信号传输过程中由信道多径效应、数字滤波器有限字长效应等引入的符号间干扰,优化通信系统传输误码性能,均衡器是全数字接收机中的重要模块。为满足单链路高比特速率QAM通信系统的高性能研制要求,基于固定调制阶数限制及现实电子学器件研制水平条件下的数据并行处理技术是目前最主要的解决方案之一。在理论分析基础上,论文首先开展了有关基于高阶QAM调制的接收机均衡理论分析,由于使用高阶QAM调制会导致信号星座图距离变小,因此需要选取具有较小稳态剩余误差的均衡算法。综合考虑当今主流均衡算法的计算难度以及稳态剩余误差性能并结合总体研制需求,论文采用了CMA+HCMA双模式均衡算法方案,该方案在具有较小的稳态剩余误差的同时,计算复杂度适中,适合本文的并行实现架构。论文采用仿真分析的方法,对所选择的均衡算法方案的可行性及有效性进行了分析和验证,MATLAB仿真结果表明:CMA+HCMA双模式均衡算法可以有效均衡带有严重符号间干扰的QAM信号,并且通过对均衡算法稳态剩余误差性能的分析,证明了算法在稳态剩余误差性能方面优于单模式的CMA算法、MMA算法等常见均衡算法。论文完成了高阶QAM全数字接收机并行双模式盲均衡方案的FPGA工程实现模块研制,研制过程中重点考虑了对并行算法进行资源占用优化的内容。基于LMS自适应滤波的均衡算法直接并行实现会带来大量资源消耗,为了保证整个并行盲均衡器结构可以在资源规模较小的FPGA上实现,论文通过研究并行变系数滤波器的迭代短卷积算法(ISCA)和弛豫超前变换技术,设计了并行自适应滤波器的高效实现结构方案,使得本文的并行盲均衡算法可以在中等资源规模FPGA模块中实现。论文搭建了基于Kintex-7系列FPGA的板级试验测试平台,对论文所设计并行盲均衡器的可实现性及有效性进行了验证。验证结果表明:论文所设计的8路并行盲均衡模块可以成功地在Kintex-7系列FPGA上实现,并且可以顺利均衡带有符号间干扰的64QAM信号,实现后的并行盲均衡模块在收敛速度方面、稳态剩余误差方面以及均衡效果方面均满足设计要求。