论文部分内容阅读
在单颗芯片上集成多个处理器以提高系统芯片的整体性能已成为下一代集成电路的设计趋势,而其中如何提高各处理器之间的通讯效率又成为多处理器系统芯片设计的关键。当前系统芯片设计中多以总线结构作为系统的通讯架构,虽然总线结构简单,易于实现,但是要求功能IP(Intellectual Property)模块共享总线带宽,限制了通讯效率的提高。片上网络系统(Network-On-Chip,NoC)使用类似网络通讯的通讯方式,可以支持多对功能IP模块同时通讯,因此通讯效率较高,是未来系统芯片的发展方向。本文基于二维网格结构的NoC系统,在仔细研究其片上网络通讯架构的基础上,制定通讯协议,完成了其设计与实现工作,并通过实验验证了设计的正确性,以及通讯性能的优异性。本文的研究工作得到以下项目的资助:(1)国家自然科学基金资助项目“集成电路NoC低功耗通讯协议栈基础研究”(项目编号:60576034);(2)教育部博士点基金资助项目“集成电路NoC体系结构中OCN关键技术研究”(项目编号:20050359003);(3)安徽省自然科学基金资助项目“嵌入式多核SoC基础研究”(项目编号:070412031)。论文的主要内容和取得的成果如下:1.研究基于二维网格结构的NoC系统模型,并把研究重点立足于系统的通讯模型设计上。2.研究了简单而符合研究要求的通讯协议,并根据此协议,结合二维网格的网络拓扑结构设计了NoC系统架构。3.详细介绍片上通讯网络的资源-网络接口模块(Resource-NetworkInterface,RNI)和路由器的设计与实现,并给出了配合RNI完成数据报文发送与接收的软件编程模型。4.设计实验以验证设计的正确性。以ALTERA公司StratixⅡEP2S180开发平台为目标,对整个设计进行FPGA原型验证。整个系统(包括硬件和应用程序)下载到单颗StratixⅡEP2S180器件上,工作频率为38.25Mhz。5.设计流水矩阵乘法实验,将基于二维网格NoC的片上网络通讯架构与当前多处理器系统通用的总线通讯架构置于相同工作负载下,实验表明前者具有更好的通讯性能。