本文首先对指纹粗比对加速卡的FPGA核心比对模块做了改进,消除了原设计在特殊情况下出现的一些问题,并优化了原设计的时序。对修改后的核心比对模块进行后仿真后,将新的代码下载到Altera公司的StratixII FPGA内,用QuartusII的嵌入式逻辑分析仪观察,确认能正常工作。核心电路完成粗比对后,将与现场指纹匹配的库指纹序号返回主机。本文提出了一种利用原设计中库指纹空闲空间存放库指纹序号的方法,具有不改变原设计时序、开发难度低的优点。为提高系统性能,匹配结果被暂存在一个队列里,等到队列充满到一定程度再发中断通知9054从队列中读出比对结果。在调试阶段,队列用片内RAM实现,如有必要也可采用专用芯片。本课题的FPGA的片内存储资源不够存放从PCI 9054一次发送的库指纹数据,因此外接了4片IDT公司的IDT71V SRAM芯片作为外部存储器,本文设计了对SRAM的读写控制。PLX公司的9054芯片是兼容PCI 2.2版本的总线桥设备,在本课题里,用来将复杂的PCI协议转化为相对简单的本地总线协议,降低开发难度。本文设计了与9054的接口。本文的最后一项工作是进行主机端应用程序的设计和应用程序、驱动和加速卡的联合调试,并在结尾给出总结与展望。