射频信号流盘与回放系统是通信、工业、航天等领域中最新采用的一种测试仪器,射频信号流盘与回放功能应用于测试仪器已经成为了发展趋势。更高的频谱分析带宽、调制和编码方式复杂化、高分辨率等性能提升也成为射频流盘系统的一个重要方面,这些新功能的增加与性能提升都对系统数据传输与存储带宽提出了很高的要求。由于系统中的数据流盘与回放采用了NI (National Instruments,美国国家仪器)公司现有的解决方案,所以本课题的迫切需求是为中频单元的高速数据传输与存储寻求解决方案。针对以上问题,在深入学习高速串行传输技术与半导体存储特性的基础上,研究了PXIe、Aurora传输协议的原理,DDR3 SDRAM存储控制特性。本课题采用PXIe总线进行底层与上位机的通信,根据系统需求采用的是Xilinx FPGA的实现方案,进行了PXIe协议PIO配置、DMA传输方式、中断控制等功能的逻辑设计,核心为对PCIe事务层协议的研究、中断控制机制理解、PCIe Gen2硬核接口的熟悉以及底层与上位机的联合调试。本课题中采用Aurora协议实现Xilinx FPGA片间通信,进行了高速串行收发器硬件电路的收发测试,并且完成了Aurora协议的FPGA逻辑设计。射频流盘系统的高速存储部分选择了DDR3,本课题考虑了系统集成度,将PXIe、 Aurora、DDR3的逻辑设计都集成于两片Xilinx FPGA芯片之内,DDR3的存储控制实现主要是结合官方软核的时序进行相应逻辑设计。在所有子模块都设计完善之后,分别进行中频单元与上位机的联调、底层单元与上位机的联调以及整个射频流盘系统的联调。为了验证系统中高速数据传输与存储技术实现的性能,对各个高速接口进行了单独测试,最后测试结果为：底层发起PXIe协议DMA读的传输速率达到7.1Gb/s,底层发起DMA写的传输速率达到12.3Gb/s,中断控制逻辑触发迅速、准确,Aurora协议传输速率为7Gb/s,DDR3读写速率为2GB/s。各个高速接口的测试结果与目标指标相符,实现了预期性能,本课题开发过程中对于高速传输与存储技术的理论研究、方案设计、逻辑实现是正确的,本文高速传输与存储技术已成功应用于射频信号流盘与回放系统中。