数字逻辑电路是重要的硬件基础课程,也是一门与应用密切相关的课程,其应用理论与方法随数字电路器件的发展而不断变革,EDA实验系统课题研究的目的是为在系统可编程器件提供一个实验平台,该实验系统适合数字电路初学者做验证性实验,也适合数字逻辑设计者,允许其充分发挥自主性,自行设计逻辑电路。可作为高校数字电路与逻辑设计课程的实验教学使用,在后继实验中灵活应用。也可作为教学工作者的研究工具。选择EDA实验开发系统的研究作为工程硕士的论文题目,能更好的学习先进的EDA技术。为适应世界上多家PLD公司器件的应用,该系统采用“主板+下载板”双层结构,通过更换不同型号下载板,可与其他的PLD公司的产品相适配,适应了各院校不同的教学需求。课题研究的内容是开发基于FPGA/CPLD的EDA实验系统,以VHDL为硬件描述语言,以MAX+plusⅡ为软件开发工具,以Altera的FPGA为设计载体,采用自上而下的设计方法,以实验板提供的输入、输出、显示以及电源等外围电路,设计了数字电路、EDA实训的实验程序以及验证程序为数字电路初学者提供一个方便实用的实验平台,做了一些大中规模实验的开发,为学生的逻辑设计抛砖引玉。本EDA实验开发系统是以提高设计水平为目的的。所以研究的主要内容是:以此实验系统实现数字电路和由数字电路来设计中、大规模的数字系统。所设计的实验内容有:组合逻辑电路的设计,时序逻辑电路的设计,状态机的设计,以及几个中、大规模的数字系统。论文以全加器和译码显示器为例对文本输入法和图形输入法做了说明。本系统设计了组合逻辑电路和时序逻辑电路的所有实验程序,并做了仿真;另外做了两种的状态机的基本结构说明。最后设计并实验通过了LED16*16点阵控制器、数字钟、数字频率计、智力抢答器、电子密码锁、交通灯控制器、电子琴电路和三层电梯控制器的设计;给出了各种数字系统的设计原代码和时序仿真波形图。