传统的雷达信号处理大都是基于FPGA、DSP实现的，不能顺应电子产品向体积小、重量轻、功耗低的发展趋势，因此有必要采用系统集成的方法来实现。而ASIC灵活性差，应用范围有限。采用片上系统SoC来完成雷达信号处理，不但能够提高雷达系统的实时性和可靠性，减小雷达系统的体积，而且还能够节约成本。同时其内部集成有微处理器，使芯片能够满足通用性和多模式要求。本文以雷达信号的处理流程为主要研究内容，用FPGA实现SoC的前端原型设计。首先根据实际应用的需求，选择弹载雷达信号处理SoC芯片的系统实现结构。接着对各个雷达信号处理模块进行详细的分析，包括脉冲压缩、MTD、CFAR模块，以及多模式配置的实现，并在高端FPGA平台上完成了雷达信号处理机的逻辑设计和仿真验证，对FPGA的处理结果和Matlab的仿真结果进行了比较，评估了程序的性能。此外，根据系统的要求，对系统的可重构电路进行了设计。最后论文还详细介绍了芯片抗辐照的方法，特别是对SEU的产生机理和减轻技术进行了分析和研究，并通过故障注入对电路关键部位进行仿真。