论文部分内容阅读
内存访问的速度已成为影响计算机系统整体性能的重要因素,内存控制器决定了计算机系统的主存访问性能。本文研究了满足X-2处理器高带宽低延时要求的DDR2内存控制器。DDR2 SDRAM的数据双沿传输机制对X-2处理器性能的发挥和提高至关重要,通过设计内存控制器为处理器提供高带宽低延时的存储访问是本文的研究内容。本文选取X-2处理器的存储结构作为研究对象,深入分析了当前国际上存储控制器的技术发展趋势和DDR2内存控制器的详细技术规范,设计并实现了DDR2内存控制器。内存控制器接收X-2处理器的初始化指令,配置DDR2 SDRAM的访问控制参数,发给内存初始化命令序列;然后接收处理器的读写指令,根据要访问的存储体状态,顺序产生DDR2内存能够识别的命令序列;最后把这些命令直接传送给DDR2内存,同时根据相应命令的时序要求等待一定时间后发出其他命令,如果是读写命令还要进行数据的传输和数据选通信号的时序控制。X-2处理器DDR2内存控制器的设计主要包括功能组织、逻辑设计及模拟验证。本文详细论述了DDR2内存控制器各功能单元的具体设计。在参考国际主流DDR2内存控制器实现方式的基础上,按传输层和物理层方式独立设计实现了适合于X-2处理器访问方式的DDR2内存控制器:传输层负责将处理器的指令变为DDR2内存可以识别的一系列命令,物理层完成命令的发送和时序的控制。X-2处理器的DDR2内存控制器的设计采用Verilog语言描述,并在ModelSim SE 5.7d和nc_verilog上对完成的设计进行了模块级和系统级的测试,保证了设计的正确性,初步设计完成以后,针对现有内存控制器体系结构的特点和不足,提出了一些改进方案。X-2处理器投片生产后,对样片的初步测试表明,所设计实现的DDR2内存控制器功能正确,性能指标达到预先设定的目标。