论文部分内容阅读
随着视频技术的发展与应用,人们对视频图像的质量与分辨率的要求越来越高,但是主流视频编码如H.264等的压缩性能难以满足人们的需求。高效视频编码HEVC(High Efficient Video Coding)是由ITU-T VCEG继H.264之后制定的新一带编码标准,HEVC继承了H.264的编码框架,增加了多项新技术。在相同图像质量条件下,HEVC码流大小仅为H.264的一半。但是HEVC在新技术引入的同时,算法复杂度急剧增长,编码效率难以满足实际工程应用。嵌入式DSP芯片作为专门的数字信号处理芯片,其在数字信号处理方面具有强大的优势。本文主要研究基于TI公司的高性能多核C66x-DSP开展HEVC视频编码优化工作,以提升HEVC编码算法在DSP平台上的实时性。本文的研究工作主要包括四个方面:基于C66x的HEVC单核编码系统搭建、HEVC算法优化、多核并行实现与DSP平台优化技术应用。(1)搭建基于SYS/BIOS实时操作系统的多核应用工程,将HEVC开源工程homer-HEVC移植到DSP平台。PC端的算法工程在DSP开发环境中存在兼容性问题,因此需要对不兼容部分进行调整或替换。(2)深入研究了HEVC中的核心技术,从算法层面对现有编码模型进行加速和优化,降低编码算法复杂度。HEVC编码器为了寻找最佳编码尺寸,使用了大量的迭代与递归以确保编码后的代价最低。此类编码模式虽能得到最佳的编码性能,但也牺牲了大量的编码效率。大量研究证明,视频中的时域以及空域相邻区域存在着强烈的相关性,并具有类似的编码行为。因此可利用此类相似性对HEVC算法进行改进,减少不必要的迭代和递归,在编码性能损失极少的条件下提升编码效率。(3)研究DSP平台下的HEVC算法多核并行。TI公司的TMS320C6678具有八个CPU内核,其中一个内核用于管理系统,其他核用于并行编码。为了实现并行,需要保证DSP处理的数据不存在依赖关系,为此修改了HEVC算法框架以实现并行处理。(4)通过DSP平台下的高效优化技术对HEVC算法进行优化,进一步提升编码效率。系统级优化能够使数据靠近CPU,降低数据访问时间消耗;模块级优化能够提高指令执行的软件流水,在单个周期内执行更多的指令。本文的面向C66x-DSP平台HEVC视频编码系统,通过多种优化技术,其编码效率显著提升,优化后的编码效率相较于未优化系统普遍提升了数十倍,实现了对标清视频的实时编码。