随着集成电路制造工艺和设计水平的飞速发展,片上系统(System on Chip,SoC)成为当今集成电路设计的一大主流。但是如何对IP核以及整个SoC进行测试却成了设计中的一大“瓶颈”。目前,关于 SoC测试方面的研究取得一定的成果。但是大多数研究没有考虑SoC的层次架构。随着IP核的不断嵌套集成,会出现越来越多的层次型SoC,迫切需要关于层次型SoC的测试技术和理论研究。　　本文在对IEEE1500标准深入研究的基础上,研究了层次型IP核在测试过程中父核与子核之间的约束关系,并对层次型 SoC的测试环单元进行了改进设计。改进后的测试环单元不仅能实现子核与父核的并行测试,同时测试环单元本身的可靠性得到进一步提高。另外,针对层次型SoC的结构和测试流程,设计了一个测试控制器,用来实现对层次型 SoC的测试。该测试控制器同时还具有结构简单、易扩展升级的优点。　　最后设计一个具有层次型SoC结构的被测电路,并设计了一个符合IEEE1500标准的测试环,包括测试环单元的设计以及指令寄存器设计。通过对被测电路插入故障,利用自行设计的测试控制器进行故障诊断,结果表明,测试方法的可行性和设计的正确性,能够实现对层次型SoC内部故障的诊断,对进一步研究SoC测试具有积极意义。