最早出现于20世纪60年代的半导体存储器件现如今在半导体器件市场占有相当大的比重,它们被广泛的应用于计算机、通讯、交通、航天等领域。Flash Memory(快闪存储器[1] )作为现如今最成熟的非挥发性半导体存储器已成为应用最广泛的存储器之一。它以其高密度、非挥发、擦写易实现等诸多独特的优点在存储器市场中占据重要的地位。随着半导体制造工艺技术的不断进步,快闪存储器芯片内存储单元的制造尺寸大幅缩小,集成度显著提高,有效满足了市场对大容量存储器芯片的需求。目前,180纳米的工艺正被广泛应用于各种快闪存储器芯片的设计和制造。为了更有效地降低快闪存储器的成本,提高容量,一种新型的快闪存储器技术应运而生。它不同于以往的一个存储单元只能保存一个比特数据的传统存储器,而是实现了每个物理存储单元可以存储两个甚至多个比特数据,大大提高了存储器的密度,也就是相当于用现如今流行的存储器的一半的芯片面积就可以获得相同的存储容量。近几年来,随着SOC(片上系统[2])的兴起,嵌入式快闪存储器正得到长足的发展和广泛的应用。本文阐述的就是180纳米工艺每单元可存储两个比特数据的应用于ARM处理器芯片的嵌入式快闪存储器的设计过程。首先,基于这种新型的每单元可存储两个比特数据的存储单元的特点及其如何实现读、写、擦的操作过程,设计出实现这些操作的架构,从而进行各个功能模块的划分和各项参数的设定。其次,存储单元阵列的设计是存储器产品设计中的核心内容。本文