随着因特网朝着高速化、宽带化的日益发展，人们对核心级路由器的处理速度、交换容量、吞吐速率等性能提出了越来越高的要求：路由器一方面要支持越来越高的链路速率，另一方面还要提供一定的服务质量保证。其中，高速PCB设计的性能是影响路由器性能的关键因素之一。本文结合国家863项目“可扩展到T比特的高性能IPv4／v6路由器基础平台及实验系统”，研究了基于信号完整性分析的高速PCB仿真及设计方法。本文所做的主要工作如下： (?) 阐述了当前高速PCB设计业面临信号完整性问题以及信号完整性问题的成因及其带来的影响，为进一步的研究和工程实践提出了新的课题。 (?) 在研究信号完整性基本理论的基础上，归纳了基于信号完整性分析的高速PCB仿真与设计的一般方法，为T比特路由器10G线路接口板PCB仿真设计提供了很好的参考依据。 (?) 在分析对比了IBIS、SPICE和Verilog-AMS／VHDL-AMS模型和业界主流的仿真工具的基础上，选择了10G线路接口板PCB仿真和设计中使用的建模方式，为10G线路接口板仿真与设计工作奠定了良好的基础。 (?)在前述理论分析的基础上，结合项目特点求，综合考虑多种因素，本文提出了10G线路接口板PCB的仿真与设计工作的具体方案。该方案使用了互连综合的流程，通过IBIS和SPICE模型的混合使用，采用了传统的经验法则和仿真工具相结合的方法分析解空间。该方案在效率和精度方面取得了较好的折衷。 (?)在上述方案的指导下，完成了国家863计划“可扩展到T比特的高性能IPv4／v6路由器基础平台及实验系统”项目中10G线路接口板PCB的仿真与设计工作，较好的解决了信号完整性问题，并成功投板生产。经测试，性能达到《863T比特路由器技术规范》和《863T比特路由器测试规范》要求。