随着信息科技的不断发展,利用深度神经网络处理大量数据成为主流。但是随着网络精度的提高,网络参数在不断增长,实时处理数据的难度日益增大,因此降低网络复杂度和提高硬件运算速度势在必行。轻量型神经网络的出现降低了神经网络的复杂度,用百分之一的参数量和运算量,达到了和普通神经网络相当的准确性。同时HLS的不断发展,降低了硬件的开发难度,许多机构研制出了专用的低能耗神经网络加速器,大大加快了神经网络的运行速度。本论文提出一种基于FPGA的Mobile Net加速器架构。论文首先介绍了对传统神经网络和基于深度可分离卷积的轻量型神经网络,并详细的研究了Open CL开发和优化的方法。基于二者在并行计算上的共通点,论文提出了一种基于FPGA的高性能,可扩展的神经网络加速器架构。该全流水架构分为四个模块,并行地实现了Mobile Net的加速。经过优化的架构减少了加速器与外界的数据交换,提高了加速器的吞吐率,加快了网络的推理速度,降低了加速器的功耗。本文基于Inter Arria10 FPGA平台,通过Open CL实现了神经网络硬件加速器,对低精度量化的Mobile Net V1进行了网络加速实验。实验证实了,加入流水和低精度运算等多种优化方法,可以加快运算速度,提高加速器的吞吐率,降低硬件功耗等,大大优化了加速器的性能。硬件加速器对Mobile Net V1的推理时间为39.85ms,能耗为22.5W,峰值吞吐量达到48.8 GOPs,其加速比是CPU的2.7倍,能耗比是GPU的3倍,基本达到FPGA神经网络加速器的先进水平。