多晶硅源漏SiC MOSFET是一种新型结构的SiC MOSFET器件。该器件使用多晶硅/SiC异质结代替了重掺杂的pn结来做MOSFET的源和漏区,从而避免了SiC离子注入工艺难度大、退火温度高、晶格损伤大,注入激活率低等问题。这种器件结构可以通过同时氧化多晶硅和SiC形成栅氧和侧墙,解决了隔离墙工艺复杂等问题。但是由于侧墙的存在,使沟道开启变得困难,阈值电压比传统的SiC MOSFET要高。因此如何改进工艺步骤和器件结构,减小甚至消除侧墙的影响是目前的主要问题。本文针对N沟道的多晶硅源漏SiC MOSFET器件做了如下几个关键技术研究:采用器件模拟软件ISE TCAD模拟了p+多晶硅/P-4H-SiC异质结的电流特性,分析了该异质结的正反向电流输运过程。进行了n+多晶硅/N+SiC欧姆接触的实验研究,得到的比接触电阻为3.82×10-5?cm2,表明n+多晶硅可以在N+SiC上形成欧姆接触。分析了SiO2/SiC界面处出现的界面态,以及SiO2中存在的固定电荷对器件特性的影响。研究表明,SiO2/SiC界面处的受主界面态严重影响了器件的性能。分析了由于过刻蚀SiC导致器件结构发生的变化,以及由此引起的器件特性的变化。提出了一种改进器件特性的工艺方案,即使用氧化淀积的多晶硅形成栅氧和侧墙。研究表明,只要较好的控制淀积的多晶硅的厚度,以及氧化时间,就能形成可以接受的绝缘层厚度。模拟结果显示,使用该方案形成的器件具有较好的特性。本文还提出使用氮化SiO2的方法来提高绝缘层介电常数,从而提高器件性能。