随着数字信号处理应用领域的持续拓展和数字信号处理技术的深入发展,数字信号处理平台的性能要求不断提高,由DSP组成的单一系统往往不能满足实时性要求很高的高性能计算需求。采用DSP和FPGA协同处理构架能发挥两者各自的优势,有效提升系统运算性能,降低系统整体功耗,具有重要的工程应用价值。本文探讨了DSP和FPGA协同处理构架以及FPGA中若干通信和运算IP核的设计技术,并完成了基于多核DSP和大容量FPGA的信号处理模块硬件设计。在基于全交换互连结构P核的FPGA工程构架中,研究了采用AXI4-Stream协议的自定义IP核通用标准总线接口,设计并完成了多个通信接口IP核和高性能运算IP核,包括SRIO接口IP核与协方差运算IP核。SRIO接口IP核采用多级数据缓存结构,支持多种I/O事务包解析、数据分类、数据反压；协方差运算IP核采用大规模并行结构,实现了协方差矩阵的快速计算,并可参数配置IP核,提高了IP核的复用性。经实验验证,DSP和FPGA协同处理构架方案合理,设计正确,能满足较高的系统吞吐与处理要求。经测试,SRIO接口IP核的数据传输速度达到1.76GB/s,即理论值的88%；协方差运算IP核对单个108×108矩阵的计算时间仅为334.3us,相对于DSP的运算时间,获得了数十倍的加速比,大幅提高了信号处理系统的实时处理能力。