为了减小传统Si基MOSFET器件缩小到纳米级别时小尺寸效应造成器件特性退化的影响,适应后摩尔时代异质集成的发展需求,可以通过选取具有更高载流子迁移率的Ge作为沟道材料,设计更合理的器件结构以及采用性能更优异的栅介质材料等方法实现突破。本文从实验和模拟仿真两方面开展工作。实验方面首先围绕不同堆栈栅结构分别制备了Ge/Al2O3,Ge/Al2O3/Hf O2和Ge/Al2O3/Hf Al O三种MOS电容,通过对比Ge/高k材料界面质量和电学特性的差别,发现Ge/Al2O3/Hf Al O堆栈栅结构MOS器件具有最优综合电学性能;在此基础上,对Al2O3钝化层分别进行氧气等离子体和氨气等离子体改性处理,研究等离子体处理对界面质量的影响。结果表明适当的氧气等离子体处理使得样品等效k值提升至15.83,界面态密度降低至3.76×1012 cm-2e V-1,适当的氨气等离子体使得样品等效k值提升至13.16,界面态密度降低至1.31×1012 cm-2e V-1,均能够提高接触界面质量。模拟仿真方面,采用Silvaco TCAD仿真软件建立了GeOI MOSFET结构模型和bulk MOSFET结构模型,研究不断缩小沟道长度和厚度时器件电特性的变化,肯定了GeOI结构具有抑制短沟道效应SCE（Short Channel Effects）、减小关态电流的作用。对于短沟道MOSFET器件,采用改变栅介质厚度和超薄源漏掺杂的方法能够有效改善器件的电特性;为了进一步降低MOSFET器件的亚阈值斜率SS（Subthreshold Swing）,采用铁电材料和高k介质层堆栈模拟GeOI NCFET（Negative Capacitance FET）器件,实现器件亚阈值斜率SS最低能达到56.17 m V/decade,开关比为1.8×10~6,并进一步研究了器件参数对GeOI NCFET器件电特性的影响规律:随着铁电材料厚度增大,器件的负电容特性越强,器件的亚阈值斜率SS越小,同时源漏掺杂浓度需要在一定范围内才能取得较好的器件特性。