论文部分内容阅读
锁相环电路作为集成电路中非常重要的一块,并且随着集成电路的发展,在电子工业、网络通信、系统时钟方面有广泛用处。电荷泵锁相环(CPPLL)成为当前锁相环产品的主流,因为电荷泵锁相环具有较大的频率捕捉能力、理论上无限大的频率牵引范围以及静态时相位差为零等优点。现在的数字调谐芯片就集成了电荷泵式锁相环,使其接收的信号频率和电视台发送频率保持严格的一致而作为锁相环关键部件的鉴频鉴相器PFD及电荷泵CP的设计也就成为现代通信领域及射频领域的最流行的研究热点。本文提出了一种高性能的电荷泵式鉴频鉴相器的设计,并给出了整体设计框架图。首先阐述了国内外电荷泵式锁相环的发展历程,普通锁相环和电荷泵锁相环的发展简史,并分别诠释了它们的特点；其次介绍了常见的鉴频鉴相器PFD以及电荷泵CP的种类和工作原理,并对每种结构设计都做了分析解释,详细阐述鉴频鉴相器PFD和电荷泵CP各种性能及设计要求,最终设计出符合整体性能要求的电路。该结构整体电路的设计框图包含：鉴频鉴相器PFD、电荷泵CP、偏置电压、复位电路以及缓冲电路等,每块在文章中都给出了详细的理论推导以及电路设计和优化,直至满足整体功能需求。基于普通边沿触发器PFD结构的基础之上,本文提出了一种源极耦合逻辑电路SCL(Source Coupled FET Logic)结构的差分型PFD设计,这种电路的优点不仅仅是结构简单,而且它的工作速度快、功耗也较低。但是缺点是增大了鉴频鉴相器PFD复位电路的延迟,对鉴频鉴相器PFD各个性能也将产生一定影响。除此之外,本文在普通电荷泵的基础之上,也提出了一种带有充放电电流源的全差分型电荷泵设计,该种电荷泵电路具有静态功耗低、线性度好、电流匹配性能好、速度快等优点。通过仿真进行了详细分析,该电荷泵的电流失配量与普通型电荷泵相比降低了。该电路基于chartered 0.35μm CMOS工艺库,并用MENTOR ELDO仿真工具对PFD及CP各项性能指标进行了仿真分析,完成了芯片的功能测试。最后,对模拟集成电路版图工艺设计提出了要求,对版图设计中考虑的几大问题进行了分析,并根据鉴频鉴相器PFD及电荷泵CP电路特性优化版图设计,得到了满足整体性能要求的电路结构。