半导体工艺技术进入深亚微米时代后,基于总线系统芯片SoC(system on chip)的体系结构在物理设计、通信带宽以及功耗等方面无法满足未来多IP体系发展的需求。片上网络NoC(network on chip)是一种新的系统芯片体系结构,其核心思想是将计算机网络技术移植到系统芯片设计中来,从体系结构上彻底解决总线架构带来的问题。在NoC系统中,拓扑结构和通信方法是影响片上系统性能的重要因素。本文对NoC的拓扑结构和通信方法进行了深入研究,提出了一些新的解决NoC关键问题的方法,并通过建模仿真和软硬件验证对提出的新方法进行了验证。论文的主要研究成果如下:1.对NoC的拓扑结构进行了研究。提出了两种适合二维片上网络的拓扑结构,即广义Petersen图( Generalized Petersen , GP(2m, 1) )和网格环形(Mesh Connected-Cycles,MCC)片上网络互连结构。详细分析两种拓扑结构的性质。分别设计了两种拓扑结构的确定性路由算法,对两种拓扑结构进行了模拟分析,并与典型片上网络的mesh拓扑结构进行了比较。在综合考虑网络直径和节点度之积的情况下,GP(2m, 1)和MCC拓扑结构更适合构建片上互连网络。2.对NoC的交换机制进行了研究。通过分析总结现有的片上网络交换技术,提出了一种缓冲式快速虫孔交换技术。对该交换机制进行了模拟分析并与典型的虚通道虫孔交换技术进行了比较,表明是一种高性能、低成本的交换技术。3.总结片上网络路由器的基本结构和设计,设计了一种基于缓冲式虫孔交换技术的通用片上网络路由器结构,并对该路由器结构进行了详细设计、功能仿真和性能评估。结果表明该种结构的路由器是一种低延迟的片上网络路由器。4.分析总结了系统级评估的性能指标和评估流程,建立了系统级仿真平台。该平台是一个模块化、可扩展的系统级仿真平台。5.设计了一个网络规模为8×8、基于Mesh的片上网络系统。并用ALTERA FPGA开发板验证了其功能,其中的核心模块片上网络路由器和流量产生/接收器已经SMIC 0.13μm工艺下流片,工作频率300MHz,等效逻辑门为515.5k,在300MHz工作频率下功耗约为308.5 mW。6.通过分析,提出了基于平台的片上网络设计方法,根据该方法建立了一个片上网络开发验证平台。该平台和系统级仿真平台结合可以形成一个集片上网络系统分析、功能仿真、硬件验证和性能评估的完整的片上网络开发验证环境。7.针对片上网络的发展趋势,对三维片上网络拓扑结构进行了分析和探索,提出了三种适合三维片上网络的拓扑结构,即三维超立方体双环拓扑结构、三维Torus连接的Petersen图拓扑结构、三维长方形扭花环网格拓扑结构。三种拓扑结构都具有高连接度、短直径、简单的路由策略、常数节点度以及良好的可扩展性,适合构建三维片上网络。