H.264/AVC是ITU-T Video Coding Experts Group（VCEG）与ISO/IEC Moving Picture Experts Group（MPEG）共同组成的Joint Video Team（JVT）所制定的最新一代视频编码国际标准,是目前图像通信研究领域的热点问题之一。H.264/AVC新标准中采用了大量新工具，在编码效率上大大提高，是MPEG-2标准的两倍左右，但其运算复杂度也大为增加，再加上实际应用环境中实时运算的限制，它对硬件实现提出了巨大的挑战。本文致力于提出一种应用于H.264/AVC标准的自适应去块效率滤波器的硬件架构设计，并给出了架构的具体实现。 本文首先介绍了视频压缩标准的发展和用到的关键技术，新标准H.264/AVC的概貌和新特点以及H.264标准中去块效应滤波的要求。然后分析目前已有的一些视频解码系统，提出H.264/AVC解码系统结构对去块效应模块设计的要求。并结合编解码环中去块模块的位置相同性，对去块效应模块计算复杂度进行了分析。 本文对环内滤波和后处理滤波特点进行了比较，详细分析了H.264/AVC中去块效应滤波的多层次自适应性特点，滤波确定过程和各种滤波器的计算过程。在算法分析的基础上，结合硬件架构设计的要求，在滤波顺序、滤波数据结构和存储结构上对去块效应滤波算法进行优化。为硬件架构的提出奠定了算法基础。 本文提出了一种可用于不同编解码器系统结构的并行去块效应滤波器。根据4×4像素块之间数据的依赖关系，合理组织数据存放顺序，并利用本地存储器降低对系统总线带宽的需求，通过合理配置存储器存储结构的方法实现垂直和水平两个方向的滤波操作，从而提高运算速度。详细设计了标准滤波器和强滤波器的硬件架构。宏块参数的处理和滤波操作采用并行处理方式，当前宏块滤波的间隙可以读取下一个宏块的参数计算其滤波强度值，可以大大减少宏块滤波时钟周期。在此基础上，分析了不同码流宏块滤波分布情况，有些码流宏块不滤波的情况占有非常大比例，根据滤波强度值提出八种滤波模式，控制整个滤波数据流的操作，可以大大提高数据访问效率。该处理器除了运算速度快之外，还可以节省50％的总线带宽。 在本文提出的硬件架构的基础上，对整个架构用硬件描述语言进行实现，分析功能模块的处理速度和性能。并对总体设计进行性能分析，通过仿真分析可以看出，一个宏块去块效应滤波仅需要270个周期。在0.18μm工艺下，最大频率200M时，综合逻辑门数为136.2K。满足高清图像的实时解码要求。