通常时统设备中都采用晶体振荡器或者铷钟作为频率标准,但它们一般都由于老化和温度等原因导致其长期稳定度不尽如人意。随着科技的飞速发展,精确时间频率的应用已经深入到测控、导航、通信、电力、交通等部门,人们对高精度标准时间频率的需求也越来越高。因此设计自动校频系统(即可驯钟)变得十分必要。传统的可驯钟系统采用模拟或半数字体制,其存在成本高、受环境因素影响大、调试困难和建立模型不易等缺点。本文根据可驯钟技术的时间频率基本原理,针对传统可驯钟技术缺点,提出一种全新的数字可驯钟技术。这种新技术使用伪随机码特性构建一个高分辨率鉴相器,采用卡尔曼滤波技术将晶振噪声模型融合到锁相环结构中,提高时统设备守时能力。本文在此研究基础上提出并实现了一种基于FPGA和ARM技术的数字可驯钟系统,可以方便实现对外部1pps信号的跟踪。该系统由于采用全数字结构而具有良好的抗噪声性能,从而提高1pps跟踪准确度和稳定性。最后针对电力系统对时间的需求,利用该系统设计了一种GPS/BD双系统电力主钟应用,并对该设备输出1pps进行阿伦方差测量,测量结果表明,这类数字可驯钟结构可以在一定程度上提高本地晶振稳定度。