集成电路要继续按照摩尔定律发展，需要寻求新的技术，而三维集成电路和片上网络（NoC）技术引起了广泛关注。三维集成电路提供了一种新的提高IC集成度的方法，而通孔硅（TSV）技术被认为是三维集成电路中非常关键的互连技术；NoC使得IC设计中越来越多的处理核或IP之间能更有效的通信。研究人员将这两个刚兴起的研究热点联系在一起，进而提出了3D NoC的概念。本文结合了这两个研究的热点，首先对3D集成电路中的关键技术TSV进行了功耗建模与仿真，然后将该模型集成到2D NoC功耗仿真软件中，使其支持3DNoC的仿真，再用该软件分别分析了2D和3D NoC的功耗并进行了对比说明。具体说来，论文首先分析了TSV的等效电路模型和提取其各个电学参数，然后求得TSV的电容模型并且用Silvaco进行验证，最后得到功耗模型并将其集成到仿真平台OPNEC-SIM中，再用该平台仿真共享L2cache的二维和三维NoC，对比得出基于TSV技术的3D NoC相对2D NoC功耗的降低情况。Silvaco仿真结果表明：TSV工作电压范围内（0~5V），TSV电容近似于最大耗尽层对应的耗尽层电容，而模型计算结果与仿真能较好的吻合，比如电压为0时，计算值相对测量值的误差10.1%，相对仿真误差是6.9%。仿真还说明了一点，TSV电压为0~1V时，TSV电容几乎不变，在计算功耗时可以用最大耗尽层近似。集成了TSV功耗模型的OPNEC-SIM仿真结果表明，在同样的注入率下3DMesh NoC的功耗比2D NoC小很多，而且其中两层L2cache的NoC结构功耗最低。比如在注入率为0.2时，两种3D的NoC结构功耗分别比2D结构小17.8%和28.2%；当注入率为0.3时，3D结构比2D分别小20.2%和31.1%。