射频识别技术(RFID)被认为是21世纪最有发展潜力的技术之一。由于其在物流、跟踪、识别等领域的广泛应用,越来越多的企业和科研机构开始研发RFID产品。同时,现代集成电路技术继续沿着摩尔定律发展。尤其是目前的主流CMOS工艺,使单芯片集成射频前端、模拟基带和数字处理电路于一体成为可能。研发高集成度的射频收发机已成为现代集成电路设计领域的一大热点。因此,自主研发RFID相关芯片及其系统具有重要的现实意义。　　 目前,设计全集成的RFID芯片的主要挑战是发射机向接收机的载波泄漏,要求射频前端在保持低噪声的同时还必须具备极高的线性度。有源器件的高的沟道热噪声和闪烁噪声以及高阶非线性成为射频CMOS工艺的设计难点所在。如何以更小的面积和功耗实现全集成,仍然是设计者孜孜不倦的追求目标。　　 本文针对UHF频段的应用,首先进行了读写器射频收发机的系统建模,并确定了零中频方案架构和各模块的性能指标。然后,针对接收机高线性度的要求,设计了三大功能模块。第一,把噪声抵消、线性度提高等技术同时应用于低噪声放大器的设计中,且以9mW的功耗和260μm×220μm的面积实现了单端转差分的功能,避免了平衡-非平衡转换器的采用。第二,在混频器的设计中,采用共栅输入、共模反馈等技术使有源混频器的1dB压缩点达到2.5dBm。射频前端采用无电感设计,使得芯片面积能优于大多数传统方案。第三,在低通滤波器的设计中,比较了各种有源滤波器的实现方案,最终选择了工艺稳定性最佳的Leap-frog结构,对面积和功耗进行了最大程度的优化,并给出了频率调节方案。　　 最后,所有模块采用TSMC0.18μm CMOS RF工艺进行版图设计并流片。针对低噪声放大器模块进行了单独测试,并分析了主要的射频指标的测试原理和方法。测试结果达到了预期的目的,不但对理论进行了验证,而且对于成功设计RF芯片提供了有力保障。