论文部分内容阅读
在过去的20多年里,移动通信技术在全球范围内得到了迅猛的发展及应用,已经历了从第一代模拟通信到第二代数字通信再到即将在全世界范围内大规模商用的第三代多媒体通信的三个阶段。每一代移动通信的发展都带来了技术的突破以及人们消费观念的更新。当今在全球范围内移动通信处于高速发展时期,我国对后三代移动通信的研究已经正式列入863项目,并且启动了“FuTURE计划”。现在已经进入项目的第二个阶段,电子科技大学负责B3G TDD方式的下行链路设计,重点是基于FPGA(现场可编程门阵列)的实现研究。低密度奇偶校验码(LDPC)码是由Gallager在1962年首先提出的一种纠错码,在沉寂了多年之后,最近又重新成为通信技术研究的热点。LDPC码是一种具有稀疏校验矩阵的线性分组码,研究结果表明,采用迭代的概率译码算法,LDPC码可以达到接近香农极限的性能。本论文主要对LDPC码的编码器的硬件实现方案进行了较深入的研究。FPGA属于可编程逻辑器件,芯片内部以阵列状排列各种可配置逻辑模块。通过可编程连线,人们可以方便地将程序下载到芯片中实现设计。具有设计周期短、投资少、风险小的特点,并且能够反复修改,反复编程,反复下载,直到满足设计需求,具有其他方式所没有的方便性和灵活性。本论文的设计重点在于B3G TDD方式下行链路的发送端——LDPC编码器、交织器以及各种接口的FPGA实现。本设计的FPGA芯片采用Xilinx公司Virtex-II Pro系列产品——XC2VP70 ,片外存储器采用Analog Devices公司的MT48LCM32B2TG-7,设计平台采用Xilinx公司的ISE系列软件。本论文在前期算法基础上,设计了整个算法的数字实现系统,并且经过仿真验证之后下载到芯片中成功地实现了整个链路的联调,性能满足设计需求。