随着超大规模集成电路的高速发展,在越来越多的电子产品应用中,数字信号处理技术正在逐步取代模拟信号处理技术。作为模拟-数字转换过程中必不可少的模数转换器（ADC）,也因为数字技术的发展而面临新的挑战与机遇。子ADC作为流水线模数转换器的关键单元之一,正与流水线模数转换器一同进行着一步步的优化以便能更好的适应高速高精度的要求。本文设计了一种用于12bit,50MS/s流水线ADC的子ADC电路。首先,通过查阅大量资料文献,了解了当前国际国内转换器领域的研发状况并对相关的ADC、流水线ADC及子ADC知识点进行了理论分析。在此基础上,对子ADC进行了具体设计。之后在TSMC 0.18μm工艺下,应用Cadence Spectre^?、Synopsys Hspice^?等软件对所设计的子ADC的核心电路:比较器进行仿真分析,结果表明比较器延迟时间控制在0.25ns以下。由于数字冗余校正技术的应用,子ADC性能表现良好,能用于高速高精度流水线ADC中。子ADC版图面积为115μm×60μm。