二十一世纪以来,集成芯片逐渐成为了现代社会的重要组成部分。无论是在军事设备还是民用产品上,芯片都被广泛应用,不可或缺。但是,当下是全球化时代,大规模芯片的制造过程中往往有多数不可信的第三方参与。越来越多的黑客通过植入恶意硬件后门,从而改变芯片的原本功能、降低性能或窃取芯片内部重要信息,来实现恶意破坏。这导致了芯片常常处于不受设计公司控制的状态,安全性问题逐渐成为了芯片的首要难题。故本文对大规模芯片中的硬件后门进行了研究,阐述了后门的基本概念、结构组成并根据硬件后门特征属性进行了分类。并对比分析了目前已有的几种硬件后门检测技术,总结归纳了各自的优缺点,发现由于芯片制造工艺的快速发展,集成芯片面积更小,设计更复杂,规模更大,导致现有的逆向工程等技术难以提取芯片的完整网表,且现阶段的硬件后门检测技术对大规模芯片的门级网表进行硬件后门检测,难以在短时间内给出检测结果。本文针对这两大难题,提出了两种硬件后门检测技术,解决了网表不完备导致的无法检测问题,缩短了大规模芯片硬件后门检测时间,具体内容如下:（1）提出了面向不完备门级网表的硬件后门检测技术本文针对不完备的门级网表无法检测的难题,提出了一种面向不完备门级网表的硬件后门检测技术。该技术首先提取芯片门级网表中的残缺信息,使用电路弥补算法对残缺的电路信息进行修补。然后利用SCOAP算法计算电路信息中的节点可测试性特征值,并将节点特征值数据输入K-means神经网络进行聚类,最后分析聚类结果,从而判断该芯片网表中是否含有硬件后门。使用业内最认可的Trust-Hub测试集对该技术进行了测试分析,实验结果显示本技术对Trust-Hub测试集中的无后门网表进行检测,不会产生虚警现象;对缺失程度小于5%的门级网表文件,硬件后门检测率高达95%;对于缺失程度小于10%的网表,硬件后门检测率不低于90%。（2）提出了规模化芯片网表级硬件后门检测技术本文针对大规模芯片的硬件后门检测时间过长的问题,提出了一种规模化芯片网表级硬件后门检测技术。该技术首先提取门级网表中的节点信息,计算每个节点的电路深度并根据电路中的触发器,将芯片电路划分为多个组合电路模块。然后依据节点的电路深度,设置每一个节点的可测试性初始值,并使用SCOAP算法计算了节点的可测试性特征值。最后,通过K-means聚类算法判断网表中是否含有硬件后门。以Trust-Hub测试集为测试样本,对比分析了已有的硬件后门检测技术COTD（Reference-Free Hardware Trojan Detection and Recovery Based on Controllability and Observability in Gate-Level Netlist）与本技术的检测效果和检测时间。实验结果表明,面对同一份门级网表文件,规模化芯片网表级硬件后门检测技术最多只需COTD检测时间的四分之一,即可完成对网表的检测工作,时间成本大大降低。