数字信号处理技术在高分辨率图象、视频处理及无线通信等领域的广泛应用,导致对高速、高精度、基于标准CMOS工艺的可嵌入式ADC的需求量与日俱增。由于逐次逼近型模数转换器(SARADC)能够适应多种模拟输入方式,在开关、多通道应用中能保证零数据延迟,而且速度、精度适中,功耗、成本低,因此,在工业测控仪器、医疗成像设备、安防安检系统中都有着广泛的运用。 本文提供了一种基于二进制加权电容阵列DAC的数字校准算法,将校准误差在芯片测试时测出并烧写到存储阵列中,并在ADC应用时将存储设备中的数据读出对应加载到电容阵列中,实现对DAC的校准；同时采用了高效的比较器消失调技术,大大提高了ADC的精度；而多级比较器加复位开关的结构大大改善了比较器的速度,从而提高了ADC的速度；电容阵列DAC的设计满足了ADC低功耗、低噪声的需求。 本次课题是与北京地太科特电子技术有限公司合作完成的研发项目,以设计开发高性能18位ADC产品为目标,应用于医疗安检成像系统中,预期采样率达到500Ksps,5V电源供电,功耗约200mW。目前已经完成对ADC系统算法的分析,模拟电路和版图的设计,以及数模混合设计方法的研究。模拟仿真结果表明：该SARADC设计可实现采样频率20kHz下18bit的有效位。