论文部分内容阅读
CAM是一个根据输入内容寻址的存储器，其采用特定的比较电路可以在一个时钟周期内对一组数据进行并行查找，且查找方式与待比较的数据的项数无关。CAM的这一工作方式，使其在路由器的IP数据包分组与转发、数据编码与压缩、微处理器的加速并行比较器中得到了广泛的应用，然而高速并行的查找方式带来的问题是CAM的查找功耗很高。降低电路的查找功耗，同时不影响查找速度的CAM设计成为了近些年来研究的热点。 本论文首先研究了几种经典的CAM电路，并对这些电路结构在功耗、性能和可靠性方面做了定性与定量分析，在此基础上设计了一款具有低功耗的CAM电路，并采用全定制的设计方法实现了这一设计。本论文的主要贡献包括: 1、根据CAM特定的工作特性——一次查找时不匹配的项数远多于匹配的项数，采用以下方式来降低电路的功耗:使用具有正反馈功能的匹配线结构，根据查找匹配情况不同分配电路中的电流;采用非清零的查找线结构，降低待比较数据的翻转率; 2、采用全定制的设计方法，使用该电路实现龙芯微处理器中的CAM1W1R的电路及版图设计。 3、在ST32nm工艺条件，后仿结果表明该设计可以应用在1.5GHz时钟频率下，且平均功耗为14.4mw。