实际生活中我们常常需要对模糊图像进行处理,不管是由相机抖动,还是噪声干扰、本身分辨率不够等原因引起的,都需要一种有效的方法将不清晰的模糊的图像变为清晰的图像。近期,越来越多的卷积神经网络模型被提出,可以快速高效地实现超精度图像重建的功能。经过前期的文献调研,发现快速超分辨率卷积神经网络（Fast Super-Resolution Convolutional Neural Network,FSRCNN）模型性能较好,卷积层数较少,仅含卷积、反卷积、激活函数、边界填充、加偏置等操作。接下来,获取到该模型的开源MATLAB代码及其训练后的参数。最后,参考现场可编程门阵列（Field Programmable Gate Array,FPGA）实现卷积神经网络（Convolutional Neural Network,CNN）的相关文献对该卷积网络模型进行硬件设计实现。本文针对FPGA结构,对于如何在硬件中实现卷积神经网络模型展开研究,给出了一种FSRCNN的FPGA硬件实现方法。主要的工作内容如下:本文将整个FSRCNN网络结构全部采用硬件实现,以减少对片外存储器的写入及读取操作。考虑到有限的FPGA硬件资源,无法将每层的卷积网络运算完全并行实现,因此本文在每层卷积层的实现过程中都进一步对运算操作进行了划分。若为多通道操作,则也对滤波器方向以及通道方向进行拆分与流水线设计,具体的拆分方式根据数据的输入形式与前一层输出形式的关系确定。将原浮点型的参数进行定点化,定点后的精度损失不超过1.4%。由于第三层至第六层为类似结构,因此本文在三至六层复用了同一个计算模块,在没有增加额外延迟时间的同时节约了部分计算资源。对卷积核参数的存取方式进行设计,节约了卷积计算前数据准备所需的时间。对从特征图中取出卷积窗口的过程进行了硬件设计与实现,在实现滑窗操作的同时能够自动实现每层对应的边界填充效果。对反卷积层的算法进行了优化,避免了中间结果的反复存取与叠加,提升了计算效率。总体而言,本文给出的FSRCNN模型的FPGA硬件架构主要基于Zynq7035FPGA,在硬件上完成了整个网络的结构设计与实现。验证时采用大小为360*202的输入图片并放大为1080*606的高分辨率图片,信噪比为25.94 d B,相比于浮点运算结果仅下降了约0.21%。结果表明,本设计能够在有限的硬件资源下实现FSRCNN模型的功能,工作频率为12.5 MHz,运算周期数约为4192.7 K,吞吐量为5.2 GOPS（每秒十亿次运算数）。