本论文主要研究在高动态大频偏的信号环境下导航接收机实现码捕获和跟踪的方法。高动态扩频信号具有高达数十kHz的载波多普勒频移，并且接收机工作在极低的信噪比环境下，大大增加了捕获的难度。本论文给出了长伪码周期下的匹配滤波器硬件结构，使用分段匹配的方式来抵消大频偏对码捕获的影响，采用多次最大值技术避开了判决门限问题并分析计算了采用不同方式时系统的检测概率性能，提出了一种新的频率-相位二维搜索的策略，减少了PN码捕获的时间。论文给出了数字延迟锁定跟踪环的VLSI结构，分析了其环路滤波器参数的计算方法。提出了使用正交下变频来补偿多普勒频移的硬件结构，并给出了载波同步Costas环的硬件结构。整个系统使用FPGA实现，论文最后给出了系统各主要模块的FPGA实现结构，并进行了仿真及数据分析。