拓扑绝缘体（Topological insulator）作为崭新的物质形态,近来,已经引起了人们的广泛关注。而作为强拓扑绝缘材料的Bi₂Se₃,其表面态存在1个狄拉克点,同时,其还具有制备过程中化学计量比可控,易合成出高纯化学相等材料特点,可广泛应用于热电、光电及新型晶体管等研究领域,受到了世界范围内研究者的高度重视。本论文采用磁控溅射技术,在不同基底上,开展了未掺杂Bi₂Se₃薄膜和Cu元素掺杂Bi₂Se₃薄膜的制备、热电特性及Bi₂Se₃薄膜场效应晶体管的制备及特性的研究工作。主要研究工作如下:（1）采用双靶磁控溅射法,制备了未掺杂以及Cu元素掺杂质量百分比分别为1.639、3.670、5.859及9.012%的五组Cu/Bi₂Se₃热电薄膜样品,用XRD对制备样品进行了对比测试。研究了不同样品的热电动势、电导率、热导率、Seebeck系数及热电优值ZT。结果发现,在相同的温度梯度下,掺杂Cu/Bi₂Se₃热电薄膜的热电优值要优于未掺杂的薄膜样品。论文还对Cu元素掺杂后Bi₂Se₃热电薄膜热电性能的提高机制进行了理论分析。（2）对不同薄膜样品进行了100、200及300℃退火处理,对退火后的纯Bi₂Se₃及掺杂Cu/Bi₂Se₃热电薄膜样品进行了热电特性对比实验研究,结果发现,低温退火效应对纯净和掺杂薄膜材料的热电优值ZT并没有显著改善作用。（3）采用掩膜磁控溅射技术,开展了n型Bi₂Se₃半导体薄膜场效应晶体管的制备及不同器件的IV特性对比研究。研究了不同沟道宽度、溅射时间、外加栅压、Cu掺杂百分比及退火等条件下制备的n沟道Bi₂Se₃薄膜FETs器件的IV特性,对测试结果进行了理论分析。结果显示,器件源-漏电极间的电流随着沟道宽度、溅射时间的减小而增大,随着Cu掺杂量的增加而增大,施加的栅极电压可很好的调控沟道电导。当器件的沟道宽度为40um,溅射时间为5min,Cu掺杂质量百分含量为9.012%时,器件源-漏电级间的电流可达0.11A。分析认为,Cu元素的掺杂,可改善Bi₂Se₃材料中因Se空位、反位缺陷引起的重离子掺杂现象,并使Bi₂Se₃的费米能级移到体系的能级之中,可使表面态电子的运输效率得到提高。研究还发现,当器件的溅射时间、沟道宽度等条件均相同时,随器件退火温度的增加,器件源-漏极之间的电流绝对值也随之增大,实验结果显示,经300℃退火处理后器件的IV特性要好于200℃退火处理后的器件。我们认为,这是因高温快速退火可消除Bi₂Se₃半导体薄膜内部的残余应力,使薄膜晶粒更加均匀,并减少薄膜内部的应力,避免膜层中出现裂纹,有利于电子在膜层中的传输。