在嵌入式产品快速发展的今天，产品性能不断改进。但与此同时，由于性能提高带来的处理器功耗也明显升高。在高性能SoC(System-on-Chip)中，动态功耗占据整体功耗的绝大部分，时钟门控技术是降低电路动态功耗十分有效的方法，而动态时钟门控技术可以在此基础上获得更低的动态功耗。　　本论文研究数字集成电路中常见的数据通路与控制电路的动态时钟门控管理策略，其中数据通路研究了总线接口电路与先入先出队列(First Input First Output，FIFO)的动态时钟门控方案，控制电路研究了有限状态机的动态时钟门控方案。动态时钟门控管理策略的难点在于监控各典型电路的工作状态，从而动态控制其工作时钟。对于总线接口电路，通过分析读写数据传输的特点，设计总线监控电路，完成总线接口电路的动态时钟门控方案。对于FIFO电路，通过研究该电路结构特点，按照读写时钟是否相同，分别提出了同步、异步FIFO的动态时钟门控方案。对于状态机电路，通过研究状态转换的特点，提出了状态机的拆分策略，并且设计时钟控制单元消除拆分后子状态机之间的交叉跳转，完成状态机电路的动态时钟门控方案。本文选取一个从设备DDR控制器与一个主设备LCD控制器，将典型电路的动态时钟门控策略运用到这两款控制器中，降低电路功耗。　　论文的最后提供了一系列的功能测试和功耗测试结果。仿真验证表明，数据通路和控制电路的动态时钟门控策略功能是正确的。功耗仿真结果表明，在多种典型应用场景下，采用动态时钟门控方案后的DDR控制器和LCD控制器整体功耗分别降低了50％和40％，而面积仅增加了1.13％和0.98％。