本文结合九五国防预研课题背景，进行DSP处理器芯片核的设计研究。芯片核(Core)是已经完成了设计和验证的硅电路模块，可以用它在半导体芯片上构造更大更复杂的应用。本论文研究的前期任务是，以德州仪器TMS320C25数字信号处理器为目标，研制指令与时序完全与之兼容的数字信号处理器芯片核NDSP25。论文采用自顶向下的正向设计方法，完成了NDSP25芯片核微体系结构设计，全部电路实现与可测性设计工作。论文研究的后期任务是对超标量DSP处理器进行研究。C25数字信号处理器为十几年前的产品，为提高DSP芯片核的性能，论文提出了具有针对DSP应用特点的超标量DSP处理器微体系结构，实现了超标量流水线调度单元，为高性能DSP处理器的设计实现奠定了基础。国内目前还没有相关的同类研究工作的报道。 主要的研究与设计工作包括： 1) 利用高层次设计技术，采用自顶向下(Top Down)的正向设计方法，完成了具有自主版权的NDSP25数字信号处理芯片核的微体系结构及其电路设计，完成了基于FPGA实现的系统验证。其中，提出了流水线控制单元的优化设计，将控制状态机的状态数目从85个减少到23个，节省了电路面积，提高了速度。 2) C25中尚未实现可测性设计，根据自主独立设计的NDSP25芯片核的测试目标，提出了可测性设计方案，完成了测试电路设计。使用一个2165指令字长度的指令测试集，在付出了不到3％的面积代价的情况下，达到了89.34％的故障覆盖率。 3) 对超标量微体系结构进行了深入的研究，在设计空间理论的指导下，提出了超标量DSP处理器的指令发射策略：采用寄存器重命名方式、动态转移预测控制、滑动指令窗口顺序发射的结构。采用该指令发射策略，有效的解决了操作数伪相关问题，提高了指令发射率，减少了控制相关的影响。 4) 基于NDSP25数字信号处理器指令集，提出了超标量DSP处理器微体系结构SDSP，与标量结构的DSP处理器相比，总体性能加速比达到接近3倍的程度。 5) 论文针对在超标量DSP处理器中，如何有效减少由于控制相关而导致的性能损失进行了研究，提出了一种改进的转移目标缓冲器BTB结构，每周期能够进行多条转移指令的预测，同时获得86.5％的转移预测准确率。 本论文的研究工作主要结合九五国防预研课题“军用MPU、MCU技术”、“系统行为级IC CAD及建库技术”的研究来进行。高性能数字信号处理器的 摘要 研究成果，有助于加快我国研制具有自主版权的数字信号处理器芯片的进程， 为武器电子系统的核心芯片国产化打下基础，具有重要的应用前景。