论文部分内容阅读
随着半导体大规模集成电路的不断发展,集成度的日益提高,半导体芯片日益复杂,其可靠性要求随着提高,产品要通过众多可靠性试验的考验,而与可靠性息息相关的失效分析技术变得越来越重要。于是在现代半导体可靠性领域中,如何快速准确地定位失效,找到失效根源变成了一个非常重要的课题。本文阐述了可靠性试验、失效模式,失效机理,失效分析流程等系统知识。在介绍了针对封装层面的无损分析：X-RAY/SAM以及用于确认失效的电性分析后,主要对电性失效分析(EFA)定位技术：EMMI/InGaAs/OBIRCH/PVC进行了对比研究。在定位到失效表面位置后,为了验证物理失效及观察详细的失效点物理形貌,又大力介绍了用于物理验证的PFA物性分析技术Delayer/Cross section(FIB),以及先进的观察工具：SEM/TEM。对于失效定位分析技术当前遇到的挑战分享了一些解决方案：FIB与EFA定位技术联用在一些工C内局部失效的分析上解决了加电方案的困难；而背面处理封装技术则解决了小尺寸的QFN、大尺寸的BGA、chip级的CSP等芯片的背面制样难题,在原有的传统背面研磨制样基础上,扩宽了背面定位技术的应用范围。通过两个典型的可靠性试验与失效分析案例：ESD分析及热效应案例,贯穿失效分析流程,联系可靠性试验／测试,从失效背景到找到失效点／根源,也从中说明了可靠性试验／测试与失效分析之间的密切关联。最后一章对整个半导体可靠性失效分析技术进行了总结与概括,并对新形势下的三维封装失效以及在应用角度上的失效机理推理的挑战进行了阐述。通过整理分析众多可靠性失效分析案例与经验,希望能从半导体设计制作方／半导体分析实验室角度及客户应用角度,来追溯半导体失效的根源,从而提高半导体器件的可靠性,完善半导体器件在其上层应用线路中的使用方案及正确选型,使得半导体的生产及应用更加顺畅。为提高我国的大规模集成电路的可靠性和失效分析水平作出贡献。