随着集成电路集成度的不断提高,作为集成电路最基本单元—场效应晶体管的尺寸也不断缩小。在此过程中,面临的最大的挑战是栅介质层的厚度越来越薄,从而引发无法接受的漏电流和热损耗。由此,人们引入了高介电常数(高k)的材料来代替传统栅介质材料SiO2,目前工业化使用的高k材料为HfO2,但是其介电常数较低(≤20),结晶温度低(<500℃)等缺点,只能满足未来几年集成电路发展的需求,所以为了集成电路长远发展,需要开发出新型高k栅介质材料代替HfO2。在众多高k材料候选中,稀土氧化物凭借较高介电常数、高禁带宽度和优异热稳定性等优势脱颖而出,但是,单一稀土氧化物的介电常数与HfO2相差不大,所以合理的结构设计是提高稀土氧化物介电性能的关键环节。此外,在介质材料中,介电常数和禁带宽度往往成反比,即在一种材料中很难同时实现高介电常数和高禁带宽度的统一,这是设计栅介质材料的难点所在。本论文通过磁控溅射制备了一系列稀土氧化物薄膜,通过掺杂或者叠层的方式,着重调控介电常数和禁带宽度两个参数,使其满足作为栅介质材料的要求,为新型栅介质材料的设计提供了新思路。主要研究包括:(1)研究了二元稀土氧化物薄膜制备过程中的溅射气氛(氩氧比)、金属电极种类和靶材纯度三组条件对其微观结构和介电性能的影响规律。结果显示:最优的Ar:O2的范围是(30～35):(5～10)sccm;金属电极优选为Pt,且超高纯(>3N)靶溅射得到薄膜的介电性能更优,为后续制备更为复杂的三元及复合型稀土高k薄膜提供了数据支撑。(2)制备了两种钆基三元稀土氧化物GdYOx和GdAlOx。通过比较发现,这两种三元稀土氧化物的综合介电性能均优于单一的Gd2O3,介电常数均超过20,禁带宽度均大于5 eV,且漏电流均满足CMOS器件的要求,可作为新型栅介质材料使用。并且通过调控退火温度详细研究了两种三元稀土氧化物的热稳定,结果表明:两种钆基三元稀土氧化物最优的退火温度的范围是500～600℃,并对退火温度影响的机理进行了详细分析。(3)制备了一系列Ta、Ti掺杂的Gd2O3薄膜以及一系列Fe、Ni掺杂的La2O3薄膜。并研究了 Ta、Ti、Fe和Ni4种金属掺杂改性后稀土氧化物薄膜的微观结构、禁带宽度及介电性能,结果显示:微量(～1%)Ta或者(～3%)Ti掺杂Gd2O3后,介电性能得到了明显的提升,其中Ta掺杂后的Gd2O3介电常数可达到21.2,禁带宽度由5.27提高至5.45 eV。而Ti掺杂后的Gd2O3介电常数可达到23.9,漏电流为9.6×10-4A/cm2,介电性能优异。然而,即使微量的Fe(～0.94%)掺入也会严重损坏La2O3薄膜的介电性能,属于有害敏感杂质,在稀土金属提纯过程中应该重点去除;而适当的Ni(～10.04%)掺入有利于提高La2O3薄膜的介电性能,介电常数提高至22.08。Ni的掺入打破了人们原有的认知,适当的Ni掺杂改变薄膜的生长方式,降低薄膜的粗糙度,且拥有合适的禁带宽度(5.7 eV)及能带结构,这对选取合适过渡金属掺杂改性稀土氧化物薄膜具备启发意义。(4)通过双层薄膜复合的形式,引入优势互补的两种氧化物,即一种具备较大的介电常数的氧化物,与另一种具备较大的禁带宽度的氧化物,两者合理叠层复合后,介电性能上实现了突破。对于La2O3-ZrO2双层薄膜而言,Pt/La2O3-ZrO2/Si MOS器件的性能明显优于Pt/ZrO2-La2O3/Si MOS器件的性能,展示出介电常数为12.37、漏电流为3.5×10-4 A/cm2。此外通过拟合发现肖特基发射是主要的漏电机制,因此,ZrO2/Si相对比La2O3/Si堆栈拥有更小的漏电流归因于ZrO2更大的禁带宽度(6.4 eV)和更大的导带和价带偏移(VB=2.85 eV,CB=2.43 eV)提供了更高的肖特基势垒。对于TiO2-Y2O3双层薄膜而言,通过引入Y2O3作为钝化层与TiO2薄膜进行叠层复合,成功达到TiO2发挥其高介电常数的优势,规避其低禁带宽度的短板的目的。对Y2O3和TiO2薄膜的叠层顺序、子层厚度比例进行了优化,得到介电常数高达28.24,是目前商用HfO2的介电常数的1.4倍多,并对机理进行了详细的探究。此外,将此方法可拓宽到其他稀土氧化物薄膜,具备一定的普适性,为新型栅介质的开发和设计提供了新思路。